# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平10-290012

(43)公開日 平成10年(1998)10月27日


(51) Int.Cl. <sup>6</sup>	識別記号	FΙ	
H01L 29/	786	H01L 29/78	617N
G02F 1/	136 5 0 0	G 0 2 F 1/136	500
H01L 21/3	336	H01L 29/78 612Z	
		6 2 7 C	
		審査請求 有	請求項の数3 OL (全 11 頁)
(21)出顧番号 特願平9-96110		(71)出顧人 00000423	7
		日本電気	株式会社
(22)出顧日	平成9年(1997)4月14日	東京都港区芝五丁目7番1号	
		(72)発明者 桜井 洋	
		東京都港	区芝五丁目7番1号 日本電気株
		式会社内	
		(72)発明者 田中 宏	明
		東京都港	区芝五丁目7番1号 日本電気株
		式会社内	
		(74)代理人 弁理士	高橋 韶男 (外5名)
٠			

## (54) 【発明の名称】 アクティブマトリクス型液晶表示装置およびその製造方法

## (57)【要約】

【課題】 フォトリソグラフィー工程の数を増加させることなく、薄膜トランジスタの構造を改善することにより歩留まりおよび性能の向上を図る。

【解決手段】 絶縁基板101上への金属膜102の成膜、パターニングによりボトムゲート電極1とゲートバスライン2を形成する工程と、絶縁膜成膜工程と、金属膜102′の成膜、パターニングによりドレイン電極3とドレインバスライン4とソース電極5を形成する工程と、半導体膜104、絶縁膜105の成膜、パターニングによりアイランド6を形成する工程と、絶縁膜成膜工程と、絶縁膜のパターニングによりボトムゲート電極ートップゲート電極導通用コンタクトホール7を形成する工程と、透明導電膜106の成膜、パターニングによりトップゲート電極9と画素電極8を形成する工程、を有する。



## 【特許請求の範囲】

【請求項1】 デュアルゲート構造の薄膜トランジスタ をスイッチング素子としたアクティブマトリクス型液晶 表示装置であって、

絶縁基板上に形成されたボトムゲート電極および該ボト ムゲート電極に接続されたゲートバスラインと、

これらボトムゲート電極、ゲートバスラインを覆う第1 の絶縁膜と、

該第1の絶縁膜上に形成されたドレイン電極および該ド レイン電極に接続されたドレインバスラインおよびソー 10

前記ドレイン電極およびソース電極の少なくとも一部と 重なるように下層側から半導体膜と第2の絶縁膜で形成 されたアイランドと、

該アイランドを覆う第3の絶縁膜と、

該第3の絶縁膜上に形成された透明導電膜からなるトッ プゲート電極および画素電極、を有してなり、

前記ボトムゲート電極と前記トップゲート電極がコンタ クトホールを介して電気的に接続されるとともに、前記 ソース電極と前記画素電極がコンタクトホールを介して 20 電気的に接続されたことを特徴とするアクティブマトリ クス型液晶表示装置。

【請求項2】 デュアルゲート構造の薄膜トランジスタ をスイッチング素子としたアクティブマトリクス型液晶 表示装置の製造方法であって、

絶縁基板上に導電膜を成膜した後、該導電膜をパターニ ングすることにより、ボトムゲート電極および該ボトム ゲート電極に接続されたゲートバスラインを形成する工 程と、

の絶縁膜を成膜する工程と、

該第1の絶縁膜上に導電膜を成膜した後、該導電膜をパ ターニングすることにより、ドレイン電極および該ドレ イン電極に接続されたドレインバスラインおよびソース 電極を形成する工程と、

前記ドレイン電極およびソース電極上に半導体膜、第2 の絶縁膜を順次成膜した後、これら<del>半導</del>体膜、第2の絶 縁膜をパターニングすることにより、前記ドレイン電極 およびソース電極の少なくとも一部と重なるアイランド を形成する工程と、

該アイランドを覆う第3の絶縁膜を成膜する工程と、

該第3の絶縁膜およびその下の絶縁膜をパターニングす ることにより、ボトムゲート電極ートップゲート電極導 通用コンタクトホールおよびソース電極 - 画素電極導通 用コンタクトホールを同時に形成する工程と、

前記第3の絶縁膜上に透明導電膜を成膜した後、該透明 導電膜をパターニングすることにより、前記ボトムゲー ト電極と電気的に接続されたトップゲート電極および前 記ソース電極と電気的に接続された画素電極を形成する 工程、

を有することを特徴とするアクティブマトリクス型液晶 表示装置の製造方法。

【請求項3】 請求項2に記載のアクティブマトリクス 型液晶表示装置の製造方法において、

前記半導体膜、第2の絶縁膜の成膜を行う際に、ホスフ ィンプラズマ処理およびプラズマCVD法を用いること を特徴とするアクティブマトリクス型液晶表示装置の製 造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、アクティブマトリ クス型液晶表示装置およびその製造方法に関し、特に、 デュアルゲート構造の薄膜トランジスタをスイッチング 素子として用いたアクティブマトリクス型液晶表示装置 およびその製造方法に関するものである。

## [0002]

【従来の技術】デュアルゲート構造の薄膜トランジスタ はトランジスタ特性の向上を目的としたものであり、既 にいくつかのものが提案されている。例えば、図6~図 12は特開平2-304532号公報に開示されたデュ アルゲート構造の薄膜トランジスタをスイッチング素子 としたアクティブマトリクス型液晶<del>表示装</del>置 (以下、第 1の従来例という)であり、これを製造工程順に示した ものである。なお、各図において、(a)は平面図、

(b)は(a)におけるA-A'線に沿う断面図、

(c)は(a)におけるB-B'線に沿う断面図、であ る。

【0003】図6は第1の工程を示すものであり、ガラ ス等からなる透明絶縁基板101上に、スパッタリング これらボトムゲート電極、ゲートバスラインを覆う第1 30 によって成膜したインジウムーすず酸化膜(以下、IT Oと記す)等の透明導電膜106を、フォトレジスト1 07を用いたフォトリソグラフィー工程と I TOウェッ トエッチによって、画素電極8の形状にパターニングす る。

> 【0004】図7は第2の工程を示すものであり、第1 の工程が終了した基板上に、スパッタリングにより成膜 したクロム (以下、Cァと記す)等の金属膜102を、 フォトレジスト107を用いたフォトリソグラフィー工 程とCrウェットエッチによって、ボトムゲート電極1 40 とこれに接続されたゲートバスライン2およびコンタク ト部10の形状にパターニングする。

> 【0005】図8は第3の工程を示すものであり、第2 の工程が終了した基板上に、プラズマCVD (Chemical Vapor Deposition ) 法により成膜した窒化シリコン (以下、SiNと記す)等の絶縁膜103、非結晶シリ コン (以下、a-Siと記す)等の半導体膜104、n 型非結晶シリコン (以下、n+ a-Siと記す)等のn 型半導体膜104′を、フォトレジスト107を用いた フォトリソグラフィー工程とn<sup>+</sup> a-Si/a-Siド 50 ライエッチによって、アイランド6の形状にパターニン

グする。

【0006】図9は第4の工程を示すものであり、第3 の工程が終了した基板上に、フォトレジスト107を用 いたフォトリソグラフィー工程とSiNドライエッチに よって、コンタクトホール7を形成する。

【0007】図10は第5の工程を示すものであり、第 4の工程が終了した基板上に、スパッタリングにより成 膜したCァ等の金属膜102'を、フォトレジスト10 7を用いたフォトリソグラフィー工程とCrウェットエ インバスライン4およびソース電極5の形状にパターニ

【0008】図11は第6の工程を示すものであり、第 5の工程が終了した基板のドレイン電極3とソース電極 5間のn<sup>+</sup> a-Siをn<sup>+</sup> a-Siドライエッチにより 除去(以下、チャネルエッチという)し、プラズマCV DによりSiN等の絶縁膜105を成膜した後、フォト レジスト107を用いたフォトリソグラフィー工程とS iNドライエッチによって、コンタクトホール7'を形

【0009】図12は第7の工程を示すものであり、第 6の工程が終了した基板上に、スパッタリングにより成 膜したCr等の金属膜102"を、フォトレジスト10 7を用いたフォトリソグラフィー工程とCェウェットエ ッチによって、トップゲート電極9の形状にパターニン グする。

【0010】以上をまとめると、第1の従来例の薄膜ト ランジスタを製造するには、①画素電極8のパターニン グ工程、②ボトムゲート電極1、ゲートバスライン2、 のパターニング工程、@コンタクトホール7の形成工 程、6ドレイン電極3、ドレインバスライン4、ソース 電極5のパターニング工程、60コンタクトホール7'の 形成工程、②トップゲート電極9のパターニング工程、 の7回ものフォトリソグラフィー工程が必要となる。 こ のように、フォトリソグラフィー工程の回数が多いと、 単にフォトマスク等の間接部材の使用量、露光装置等の 装置使用工数によるコストアップだけでなく、歩留まり の低下なども起こり、製造コストが大幅にアップすると いう問題点が生じる。

【0011】また、構造に起因する問題点として、ゲー トバスライン2と画素電極8が絶縁膜を介さずに形成さ れているため、ゲートバスライン2と画素電極8をオー バーラップさせることができず、高開口率化に制限を与 えてしまう。

【0012】そこで、第1の従来例の欠点を補う方法と して、特開平5-53147号公報には、より少ないフ ォトリソグラフィー工程数で、かつ画素電極とゲートバ スラインおよびドレインバスラインを絶縁膜によって層 分離し、デュアルゲート構造の薄膜トランジスタを作製 50 **⑤**ドレイン電極、ドレインバスライン、ソース電極のバ

する製造方法(以下、第2の従来例という)が開示され ている。

【0013】図13~図17は、第2の従来例のアクテ ィブマトリクス型液晶表示装置を製造工程順に示すもの である。なお、各図において、(a)は平面図、(b) は(a)におけるA-A、線に沿う断面図、(c)は (a)におけるB-B'線に沿う断面図、である。

【0014】図13は第1の工程を示すものであり、ガ ラス等からなる透明絶縁基板101上に、スパッタリン ッチによって、ドレイン電極3とこれに接続されたドレ 10 グによって成膜したCr等の金属膜102を、フォトレ ジスト107を用いたフォトリソグラフィー工程とCr ウェットエッチによって、ボトムゲート電極1とこれに 接続されたゲートバスライン2の形状にパターニングす

> 【0015】図14は第2の工程を示すものであり、第 1の工程が終了した基板上に、プラズマCVD法により 成膜したSiN等の絶縁膜103、a-Si等の半導体 膜104、n+ a-Si等のn型半導体膜104'を、 フォトレジスト107を用いたフォトリソグラフィー工 20 程とn<sup>+</sup> a-Si/a-Siドライエッチによって、ア イランド6の形状にパターニングする。

【0016】図15は第3の工程を示すものであり、第 2の工程が終了した基板上に、スパッタリングにより成 膜したCr等の金属膜102′を、フォトレジスト10 7を用いたフォトリソグラフィー工程とCrウェットエ ッチによって、ドレイン電極3、これに接続されたドレ インバスライン4およびソース電極5の形状にパターニ ングする。

【0017】図16は第4の工程を示すものであり、第 コンタクト部10のパターニング工程、3アイランド6 30 3の工程が終了した基板に、チャネルエッチを施し、プ ラズマCVDによりSiN等の絶縁膜105を成膜した 後、フォトレジスト107を用いたフォトリソグラフィ ー工程とSiNドライエッチによって、コンタクトホー ル7および西素電極形成予定地の開口部を形成する。

【0018】図17は第5の工程を示すものであり、第 4の工程が終了した基板上に、スパッタリングにより成 膜したITO等の透明導電膜106を、フォトレジスト 107を用いたフォトリソグラフィー工程と I TOウェ ットエッチによって、画素電極8およびトップゲート電 40 極9の形状にパターニングする。

#### [0019]

【発明が解決しようとする課題】しかしながら、上記従 来例にはそれぞれ次のような問題点があった。 第1の問 題点は、第1の従来例(特開平2-304532号公 報) の場合、コストが高くなる。その理由は、第1の従 来例の薄膜トランジスタを製造するには、①画素電極の パターニング工程、②ボトムゲート電極、ゲートバスラ イン、コンタクト部のパターニング工程、③アイランド のパターニング工程、@コンタクトホールの形成工程、

. . .

ターニング工程、6コンタクトホールの形成工程、0ト ップゲート電極のパターニング工程、の7回のフォトリ ソグラフィー工程が必要となるからである。そして、こ のようにフォトリソグラフィー工程の回数が多いと、単 にフォトマスク等の間接部材の使用量、露光装置等の装 置使用工数によるコストアップだけでなく、歩留まりの 低下なども起こり、製造コストが大幅にアップするため である。

【0020】第2の問題点は、第1の従来例の場合、液 晶表示装置としての高開口率化に制限を受けることであ 10 る。その理由は、ゲートバスラインと画素電極が絶縁膜 を介さずに形成されているため、ゲートバスラインと画 素電極をオーバーラップさせる構造にできないからであ

【0021】第3の問題点は、第2の従来例の場合、ト ップゲート電極の段切れが起きやすいということであ る。その理由は、第2の従来例は逆スタガー構造であ り、チャネルエッチのバラツキマージンのため、アイラ ンドとなる半導体膜を数千Åまで厚くする必要がある。 そのため、アイランドの段差によってトップゲート電極 20 が大きな段差を持つ構造となるため、トップゲート電極 の段切れが起こりやすくなる。なお、ITOはウェット エッチによる加工性が悪く、1000Å以上の膜厚にす ることは困難である。

【0022】第4の問題点は、第2の従来例の場合、ト ランジスタ性能が光の影響を受けやすいということであ る。その理由は、第2の従来例はトップゲート電極に透 明導電膜を使用しているため、トランジスタの上方が連 光されない構造となっている。そのため、トランジスタ 上方からの光により、トランジスタオフ時のリーク電流 30 が大きくなってしまうからである。

【0023】第5の問題点は、第2の従来例の場合、ド レインバスラインの断線が発生しやすいということであ る。その理由は、第2の従来例ではドレインバスライン の形成工程がアイランド形成工程の後、すなわち、パー ティクル発生量の多いプラズマCVD工程の後だからで ある。そのため、プラズマCVD工程中に付着したパー ティクルによって特にドレインバスラインの断線が発生 しやすくなる。

【0024】本発明は、上記の課題を解決するためにな 40 されたものであって、デュアルゲート構造の薄膜トラン ジスタをスイッチング素子としたアクティブマトリクス 型液晶表示装置およびその製造方法において、フォトリ ソグラフィー工程の数を増加させることなく、薄膜トラ ンジスタの構造を改善することにより歩留まりおよび性 能の向上を図ることを目的とする。

#### [0025]

【課題を解決するための手段】上記の目的を達成するた めに、本発明のアクティブマトリクス型液晶表示装置 は、絶縁基板上に形成されたボトムゲート電極およびこ 50 【0028】本発明における薄膜トランジスタは基本的

れに接続されたゲートバスラインと、これらボトムゲー ト電極、ゲートバスラインを覆う第1の絶縁膜と、第1 の絶縁膜上に形成されたドレイン電極およびこれに接続 されたドレインバスラインおよびソース電極と、ドレイ ン電極およびソース電極の少なくとも一部と重なるよう に下層側から半導体膜と第2の絶縁膜で形成されたアイ ランドと、アイランドを覆う第3の絶縁膜と、第3の絶 縁膜上に形成された透明導電膜からなるトップゲート電 極および画素電極、を有してなり、ボトムゲート電極と トップゲート電極がコンタクトホールを介して電気的に 接続されるとともに、ソース電極と画素電極がコンタク トホールを介して電気的に接続されたことを特徴とする ものである。

【0026】また、本発明のアクティブマトリクス型液 晶表示装置の製造方法は、絶縁基板上に導電膜を成膜し た後、この導電膜をパターニングすることにより、ボト ムゲート電極およびこれに接続されたゲートバスライン を形成する工程と、これらボトムゲート電極、ゲートバ スラインを覆う第1の絶縁膜を成膜する工程と、第1の 絶縁膜上に導電膜を成膜した後、この導電膜をパターニ ングすることにより、ドレイン電極およびこれに接続さ れたドレインバスラインおよびソース電極を形成する工 程と、ドレイン電極およびソース電極上に半導体膜、第 2の絶縁膜を順次成膜した後、これら半導体膜、第2の 絶縁膜をパターニングすることにより、ドレイン電極お よびソース電極の少なくとも一部と重なるアイランドを 形成する工程と、アイランドを覆う第3の絶縁膜を成膜 する工程と、第3の絶縁膜およびその下の絶縁膜をパタ ーニングすることにより、ボトムゲート電極ートップゲ ート電極導通用コンタクトホールおよびソース電極-画 素電極導通用コンタクトホールを同時に形成する工程 と、第3の絶縁膜上に透明導電膜を成膜した後、この透 明導電膜をパターニングすることにより、ボトムゲート 電極と電気的に接続されたトップゲート電極およびソー ス電極と電気的に接続された画素電極を形成する工程、 を有することを特徴とするものである。そして、上記の 製造方法において、前記半導体膜、第2の絶縁膜の成膜 を行う際に、ホスフィンプラズマ処理およびプラズマC VD法を用いることができる。

【0027】高開口率かつ製造プロセス短縮を実現する ためには、液晶表示装置の基本構造として、画素電極を 最上層に形成することが有効である。さらに、トランジ スタのオン電流の増大、オフ電流の低減のためには、デ ュアルゲート構造にすることが有効である。よって、ト ップゲート電極に画素電極と同じ薄いITO等の透明導 電膜を用いていかに歩留まり良く薄膜トランジスタを形 成し、特性を確保するかということが技術のポイントと なる。そこで、以下に、本発明の構成でいかにしてこの 目的が達成できるかについて述べる。

に順スタガー構造であるため、アイランドとなる半導体 膜の膜厚を数百Åまで薄くすることができる。このた め、アイランドの段差に起因するトップゲートの断線を 防止し、歩留まりを向上することができる。

【0029】ところで、通常、半導体膜に光が照射され た場合、ホールと電子が発生し、トランジスタオフ時の リーク電流の原因となる。しかしながら、半導体膜の膜 厚が薄くなった場合、フロントチャネルとバックチャネ ルの距離が近づき、光により発生するホールおよび電子 が、バックチャネル部の欠陥と再結合するため、消滅す 10 る。そのため、光によるトランジスタオフ時のリーク電 流の増大が防止でき、トランジスタ上に遮光膜がなくて も正常なトランジスタ特性を保つことが可能となる。さ らに、デュアルゲート構造であるため、半導体膜全体を 反転させることによるリーク電流の低減も期待できる。 【0030】また、本発明の製造方法では、ゲートバス ラインおよびドレインバスラインをパーティクル発生量 の多いプラズマCVD工程の前に形成している。そのた め、プラズマCVD工程でのパーティクル起因のバスラ る。その結果、歩留まりが向上するという効果も得られ る。

#### [0031]

【発明の実施の形態】以下、本発明の一実施の形態を図 1~図5を参照して説明する。図1~図5は、本実施の 形態であるデュアルゲート構造の薄膜トランジスタをス イッチング素子としたアクティブマトリクス基板回路 (アクティブマトリクス型液晶表示装置)の一部を製造 工程順に示すものである。なお、各図において、(a) 面図、(c)は(a)におけるB-B'線に沿う断面 図、である。

【0032】図1は第1の工程を示すものであり、ガラ ス基板等からなる透明絶縁基板101上に、スパッタリ ングによってCァ等からなる膜厚1500Åの金属膜1 02 (導電膜)を成膜した後、フォトレジスト107を 用いたフォトリソグラフィー工程とCェウェットエッチ によりパターニングし、ボトムゲート電極1とこれに接 続されたゲートバスライン2を形成する。

の工程が終了した基板上に、常圧CVD法により酸化シ リコン等からなる膜厚3000Åの絶縁膜103(第1 の絶縁膜)を成膜した後、スパッタリングによりCェ等 からなる膜厚1500Åの金属膜102' (導電膜)を 形成し、フォトレジスト107を用いたフォトリソグラ フィー工程とCェウェットエッチによりパターニング し、ドレイン電極3とこれに接続されたドレインバスラ イン4およびソース電極5を形成する。

【0034】図3は第3の工程を示すものであり、第2

ズマ処理およびプラズマCVD法によりa-Si等から なる膜厚500Åの半導体膜104、SiN等からなる 膜厚500点の絶縁膜105 (第2の絶縁膜) を成膜 し、フォトレジスト107を用いたフォトリソグラフィ 一工程とSiN/a-Siドライエッチによりパターニ ングし、アイランド6を形成する。

【0035】図4は第4の工程を示すものであり、第3 の工程が終了した基板上に、プラズマCVD法によりS i N等からなる膜厚2500Åの絶縁膜105'(第3 の絶縁膜)を成膜した後、フォトレジスト107を用い たフォトリソグラフィー工程とSiNドライエッチによ ってパターニングし、ボトムゲート電極1と次工程で形 成するトップゲート電極、ソース電極5と次工程で形成 する画素電極をそれぞれ導通させるためのコンタクトホ ール7、7を形成する。

【0036】図5は第5の工程を示すものであり、第4 の工程が終了した基板上に、スパッタリングによりIT 〇等の膜厚500Åの透明導電膜106を成膜した後、 フォトレジスト107を用いたフォトリソグラフィー工 イン断線がなくなり、バスライン断線率が大幅に低減す 20 程とITOウェットエッチによってパターニングし、コ ンタクトホール7を介してソース電極5と電気的に接続 された画素電極8、およびコンタクトホール7を介して ボトムゲート電極1と電気的に接続されたトップゲート 電極9を形成する。

【0037】このように、本実施の形態によれば、①ボ トムゲート電極1、ゲートバスライン2のパターニング 工程、②ドレイン電極3、ドレインバスライン4、ソー ス電極5のパターニング工程、3アイランド6のパター ニング工程、④コンタクトホール7の形成工程、⑤画素 は平面図、(b)は(a)におけるA-A'線に沿う断 30 電極8、トップゲート電極9のパターニング工程、の5 回のフォトリソグラフィー工程で薄膜トランジスタを製 造することが可能になる。 したがって、 従来例1の場合 に比べて、フォトリソグラフィー工程の回数が減り、フ ォトマスク等の間接部材の使用量、露光装置等の装置使 用工数の低減、歩留まりの向上等の結果、製造コストを 低減することができる。

【0038】また、本実施の形態の薄膜トランジスタの 構造は、従来例1の構造と異なり、ゲートバスライン2 と画素電極8が絶縁膜103を介して形成されているた 【0033】図2は第2の工程を示すものであり、第1 40 め、ゲートバスライン2と画素電極8をオーバーラップ させることができ、高開口率化を図ることができる。 【0039】そして、順スタガー構造であるから、アイ ランド6となる半導体膜104を数百Åまで薄くするこ とができる(本実施の形態では500Å)ため、トップ ゲート電極9の段差が従来より小さくなり、トップゲー ト電極9の段切れが発生する確率が低減する。また、ゲ ートバスライン2、ドレインバスライン4をパーティク ル発生量の多いプラズマCVD工程の前に形成している ため、このパーティクルに起因するバスライン断線の発 の工程が終了した基板上に、ホスフィン(PH3)プラ 50 生も抑えられる。その結果、歩留まりの向上を図ること

ができる。本実施の形態の製造方法を用いて400枚の 液晶パネルを実際に試作してみたところ、トップゲート 電極の段切れの発生は全くなく、ゲートバスライン、ド レインバスラインの断線はそれぞれ2パネル、4パネル であり、従来の2~4%の不良発生率に比べて充分に低 減できたことが確認された。

【0040】さらに、本実施の形態の構造では、トップ ゲート電極9も画素電極8と同一のIT〇等の透明導電 膜106で形成されるためトランジスタが遮光されない ものの、アイランド6の半導体膜104を薄くしたこと 10 図、(b)(a)のA-A 線に沿う断面図、(c)の作用によって、トランジスタオフ時のリーク電流が抑 えられ、光の影響を受けにくい安定したトランジスタ性 能を発揮することができる。

【0041】なお、本発明の技術範囲は上記実施の形態 に限定されるものではなく、本発明の趣旨を逸脱しない 範囲において種々の変更を加えることが可能である。例 えば薄膜トランジスタに用いる各膜の種類や膜厚、各工 程の製造条件等に関しては、本実施の形態で示したもの に限らず、適宜採用することが可能である。

[0042]

【発明の効果】以上、詳細に説明したように、本発明に よれば、次のような効果が得られる。第1の効果は、ト ップゲート電極の断線を低減することができ、歩留まり が向上する。その理由は、順スタガー構造とすることに より、アイランドとなる半導体膜の膜厚を数百Å程度ま で薄くすることができるためである。

【0043】第2の効果は、光によるトランジスタ性能 への影響が低減できることである。この理由も第1の効 果の場合と同様、順スタガー構造とすることにより、ア イランドとなる半導体膜の膜厚を数百Å程度まで薄くす 30 ることができるためである。通常、半導体膜に光が照射 された場合、ホールと電子が発生し、トランジスタオフ 時のリーク電流の原因となる。しかしながら、半導体膜 の膜厚が薄くなった場合、フロントチャネルとバックチ ャネルの距離が近づき、光により発生するホールおよび 電子が、バックチャネル部の欠陥と再結合するため、消 滅する。そのため、光によるトランジスタオフ時のリー ク電流の増大が防止できる。

【0044】第3の効果は、ゲートバスラインおよびド レインバスライン断線率を低減することができ、歩留ま 40 りが向上する。その理由は、ゲートバスラインおよびド レインバスラインをパーティクル発生量の多いプラズマ CVD工程の前に形成している。したがって、プラズマ CVD工程でのパーティクルに起因するバスライン断線 がなくなるためである。

【0045】本発明においてはこれらの効果を奏するこ とができ、その結果、アクティブマトリクス型液晶表示 装置における歩留まりの向上、特性の向上、製造コスト の低減を実現することができる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態のアクティブマトリク ス型液晶表示装置の製造方法において、(a)第1の工 程時の状態を示す平面図、(b)(a)のA-A'線に 沿う断面図、(c)(a)のB-B'線に沿う断面図、 である。

10

【図2】 同、(a)第2の工程時の状態を示す平面 図、(b)(a)のA-A'線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図3】 同、(a)第3の工程時の状態を示す平面 (a)のB-B'線に沿う断面図、である。

【図4】 同、(a)第4の工程時の状態を示す平面 図、(b)(a)のA-A、線に沿う断面図、(c) (a) のB-B' 線に沿う断面図、である。

【図5】 同、(a)第5の工程時の状態を示す平面 図、(b)(a)のA-A'線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図6】 第1の従来例のアクティブマトリクス型液晶 表示装置の製造方法において、(a)第1の工程時の状 20 態を示す平面図、(b)(a)のA-A'線に沿う断面 図、(c)(a)のB-B'線に沿う断面図、である。 【図7】 同、(a)第2の工程時の状態を示す平面 図、(b)(a)のA-A'線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図8】 同、(a)第3の工程時の状態を示す平面 図、(b) (a) のA – A'線に沿う断面図、(c) (a) のB-B' 線に沿う断面図、である。

【図9】 同、(a)第4の工程時の状態を示す平面 図、(b) (a) のA-A' 線に沿う断面図、(c) (a)のB-B′線に沿う断面図、である。

【図10】 同、(a)第5の工程時の状態を示す平面 図、(b) (a) のA-A' 線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図11】 同、(a)第6の工程時の状態を示す平面 図、(b) (a) のA-A' 線に沿う断面図、(c) (a) のB-B' 線に沿う断面図、である。

【図12】 同、(a)第7の工程時の状態を示す平面 図、(b) (a)のA-A'線に沿う断面図、(c) (a) のB-B' 線に沿う断面図、である。

【図13】 第2の従来例のアクティブマトリクス型液 晶表示装置の製造方法において、(a)第1の工程時の 状態を示す平面図、(b)(a)のA-A'線に沿う断 面図、(c)(a)のB-B'線に沿う断面図、であ

【図14】 同、(a)第2の工程時の状態を示す平面 図、(b)(a)のA-A'線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図15】 同、(a)第3の工程時の状態を示す平面 図、(b) (a)のA-A'線に沿う断面図、(c)

50 (a)のB-B'線に沿う断面図、である。

11

【図16】 同、(a)第4の工程時の状態を示す平面

図、(b)(a)のA-A、線に沿う断面図、(c) (a)のB-B'線に沿う断面図、である。

【図17】 同、(a)第5の工程時の状態を示す平面

図、(b)(a)のA-A'線に沿う断面図、(c)

(a)のB-B'線に沿う断面図、である。

## 【符号の説明】

- 1 ボトムゲート電極
- 2 ゲートバスライン
- 3 ドレイン電極
- 4 ドレインバスライン
- 5 ソース電極
- 6 アイランド
- 7,7' コンタクトホール
- 8 画素電極

(a)


\bar{A}

- 9 トップゲート電極
- 10 コンタクト部
- 101 絶縁基板
- 102 金属膜(ボトムゲート用、導電膜)
- 102'金属膜(ソース・ドレイン用、導電膜)
- 102" 金属膜 (トップゲート用、導電膜)
- 103 絶縁膜(ボトムゲート絶縁膜、第1の絶縁膜)


12


- 104 半導体膜
- 104'n型半導体膜
- 10 105 絶縁膜(1stトップゲート絶縁膜、第2の絶縁 膜)
  - 105<sup>2</sup> 絶縁膜(2ndトップゲート絶縁膜、第3の絶縁 膜)
  - 106 透明導電膜
  - 107 フォトレジスト

【図1】





【図2】























## CLIPPEDIMAGE= JP410290012A

PAT-NO: JP410290012A

DOCUMENT-IDENTIFIER: JP 10290012 A

TITLE: ACTIVE MATRIX LIQUID CRYSTAL DISPLAY UNIT AND ITS

**MANUFACTURE** 

PUBN-DATE: October 27, 1998

INVENTOR-INFORMATION: NAME SAKURAI, HIROSHI

SAKURAI, HIROSH TANAKA, HIROAKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY N/A

NEC CORP

APPL-NO: JP09096110

APPL-DATE: April 14, 1997

INT-CL (IPC): H01L029/786;G02F001/136;H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the optical effect on transistor performance and the disconnection of the top electrode and increase the yield.

SOLUTION: Firstly, a bottom gate electrode 1 and a gate bus line 2 are formed by forming and patterning a metallic film 102 on an insulating substrate 101. Next, after the formation of an insulating film, a drain electrode 3, a drain bus line 4 and a source electrode 5 are formed by forming and patterning another metallic film 102'. Later, an island 6 is formed by forming and patterning a semiconductor film 104 and an insulating film 105. Next, after the formation of the insulating films, a contact hole 7 for conducting bottom gate electrode and top gate electrode and a contact hole 7' for conducting source electrode and picture element are formed by patterning the insulating

film. Finally, a top gate electrode 9 and a picture element electrode 8 are formed by forming and patterning a transparent film 106.

COPYRIGHT: (C)1998,JPO